实验0、实验准备

Verilog HDL是一款起始于1989年左右的硬件描述语言，至今用于FPGA与ASIC开发；针对FPGA与ASIC开发业已形成了不同的代码编写仿真验证环境工具：

FPGA: Field-Programmable Gate Array
ASIC: Application-Specific Integrated Circuits

[思考] 都用Verilog HDL,FPGA与ASIC开发流程的区别是什么？

1-FPGA开发：Xilinx Vivado

流水灯上板测试

Alinx提供的Vivado安装 https://disk.pku.edu.cn/link/AA1F50EE726F9F495D9A873B6C55481233

2-ASIC快速验证：Icarus Verilog+Gtkwave

安装教程：https://zhuanlan.zhihu.com/p/95081329

注意安装后如在cmd找不到，请将iverilog/bin文件件添加到环境变量中。